APR 1 5 2002

Attorney's Docket No.: 10-17-119001 / F51-143213M/TOM

62502 CWills

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Yoshinori Hino et al.

Art Unit : Unknown

Serial No.: 10/080,831

Examiner: Unknown

Filed

: February 21, 2002

Title : SEMICONDUCT

SEMICONDUCTOR DEVICE AND PATTERN LAYOUT METHOD THEREOF

Commissioner for Patents Washington, D.C. 20231

TRANSMITTAL OF PRIORITY DOCUMENT UNDER 35 USC §119

Applicant hereby confirms his claim of priority under 35 USC §119 from the following application(s):

Japan Application No. 2001-053627 filed February 28, 2001

A certified copy of each application from which priority is claimed is submitted herewith.

Please apply any charges or credits to Deposit Account No. 06-1050.

Respectfully submitted,

Date: April 4, 2002

Chris T. Mizumoto Reg. No. 42,899

Fish & Richardson P.C. 45 Rockefeller Plaza, Suite 2800 New York, New York 10111 Telephone: (212) 765-5070 Facsimile: (212) 258-2291

30085169.doc

CERTIFICATE OF MAILING BY FIRST CLASS MAIL

I hereby certify under 37 CFR §1.8(a) that this correspondence is being deposited with the United States Postal Service as first class mail with sufficient postage on the date indicated below and is addressed to the Commissioner for Patents, Washington, D.C. 20231.

April 4, 2002

Date of Deposit

Date of Deposi

Signature

Rose Papetti

Typed or Printed Name of Person Signing Certificate



本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 2月28日

出願番号

Application Number:

特願2001-053627

[ST.10/C]:

[JP2001-053627]

出 願 人
Applicant(s):

三洋電機株式会社

2002年 2月19日

特許庁長官 Commissioner, Japan Patent Office





特2001-053627

【書類名】

特許願

【整理番号】

KIA1010027

【提出日】

平成13年 2月28日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号

三洋電機株式

会社内

【氏名】

日野 美徳

【発明者】

【住所又は居所】

新潟県小千谷市千谷甲3000番地

新潟三洋電子株

式会社内

【氏名】

武石 直英

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代表者】

桑野 幸徳

【代理人】

【識別番号】

100107906

【弁理士】

【氏名又は名称】

須藤 克彦

【電話番号】

0276-30-3151

【選任した代理人】

【識別番号】

100091605

【弁理士】

【氏名又は名称】

岡田 敬

【手数料の表示】

【予納台帳番号】

077770

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】

9904682

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

半導体装置とそのパターンレイアウト方法

【特許請求の範囲】

【請求項1】 複数の出力ビットが配列されて成る半導体装置において、

出力ビット群の端部に隣接するように当該出力ビットと同一形状のダミーパタ ーンが形成されていることを特徴とする半導体装置。

【請求項2】 出力1ビットが複数個配列されて所望の出力ビット群を構成するドライバ駆動用の半導体装置において、

出力ビット群の端部に隣接するように当該出力ビットと同一形状のダミーパタ ーンが形成されていることを特徴とする半導体装置。

【請求項3】 前記ダミーパターンが、前記出力ビットが複数配置されている領域内の空きスペースに形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。

【請求項4】 前記ダミーパターンが、陰極ドライバ、陽極ドライバ、アイコン用の陽極ドライバを構成する各出力ビット群の端部に隣接するようにそれぞれ形成されていることを特徴とする請求項2に記載の半導体装置。

【請求項5】 前記陰極ドライバ、陽極ドライバ、アイコン用の陽極ドライバを構成する各出力ビット群が隣り合う領域に形成されるダミーパターンの出力数が、それぞれの各出力ビット群が隣り合わない領域に形成されるダミーパターンの出力数よりも少ないことを特徴とする請求項4に記載の半導体装置。

【請求項6】 前記ダミーパターンが、ゲート電極用配線と同一形状である ことを特徴とする請求項1から請求項5のいずれかに記載の半導体装置。

【請求項7】 複数の出力ビットが配列されて成る半導体装置のパターンレイアウト方法において、

出力ビット群の端部に隣接するように当該出力ビットと同一形状のダミーパタ ーンを形成することを特徴とする半導体装置のパターンレイアウト方法。

【請求項8】 出力1ビットが複数個配列されて所望の出力ビット群を構成するドライバ駆動用の半導体装置のパターンレイアウト方法において、

出力ビット群の端部に隣接するように当該出力ビットと同一形状のダミーパタ

ーンを形成することを特徴とする半導体装置のパターンレイアウト方法。

【請求項9】 前記ダミーパターンを、前記出力ビットが複数配置されている領域内の空きスペースに形成することを特徴とする請求項7または請求項8に記載の半導体装置のパターンレイアウト方法。

【請求項10】 前記ダミーパターンを、陰極ドライバ、陽極ドライバ、アイコン用の陽極ドライバを構成する各出力ビット群の端部に隣接するようにそれぞれ形成することを特徴とする請求項8に記載の半導体装置のパターンレイアウト方法。

【請求項11】 前記陰極ドライバ、陽極ドライバ、アイコン用の陽極ドライバを構成する各出力ビット群が隣り合う領域に形成されるダミーパターンの出力数を、それぞれの各出力ビット群が隣り合わない領域に形成されるダミーパターンの出力数よりも少なく配置することを特徴とする請求項10に記載の半導体装置のパターンレイアウト方法。

【請求項12】 前記ダミーパターンを、ゲート電極用配線と同一形状となるようにパターニング形成することを特徴とする請求項7から請求項11のいずれかに記載の半導体装置のパターンレイアウト方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置とそのパターンレイアウト方法に関し、更に言えば、例えば陽極ドライバと陰極ドライバ等を有し、それらを1チップ化した表示ディスプレイ駆動用ドライバ等のパターンレイアウト構造及びそのパターンレイアウト方法に関する。

[0002]

【従来の技術】

以下、上記表示ディスプレイ駆動用ドライバ等を構成する半導体装置について 図面を参照しながら説明する。

[0003]

上記表示ディスプレイには、LCDディスプレイ、LEDディスプレイ、有機

EL(エレクトロ・ルミネッセンス)ディスプレイ、無機ELディスプレイ、PDP(プラズマ・ディスプレイ)、FED(フィールド・エミッション・ディスプレイ)等の各種フラット・パネル・ディスプレイがある。

[0004]

以下、一例として、例えば陽極ドライバと陰極ドライバを有し、有機EL素子に定電流を供給し、有機EL素子を発光させる有機ELディスプレイ駆動ドライバについて説明する。尚、EL素子は自発光であるため液晶表示装置で必要なバックライトを必要とせず、視野角にも制限がない等の多くの利点を有していることから、次世代の液晶表示装置への応用が期待されている。特に、有機EL素子は高輝度が可能で、高効率、高応答特性、並びに多色化の点で無機EL素子より優れていることが知られている。

[0005]

そして、上記有機ELディスプレイ駆動用ドライバは、ロジック系のNチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ、高耐圧系のNチャネル型MOSトランジスタ、低オン抵抗化が図られた高耐圧系のNチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ等から構成される。ここで、低オン抵抗化が図られた高耐圧系のMOSトランジスタ等かとして、例えばD(Double diffused) MOSトランジスタ等が用いられる。尚、上記DMOSトランジスタ構造とは、半導体基板表面側に形成した拡散層に対して、導電型の異なる不純物を拡散させて、新たな拡散層を形成し、これらの拡散層の横方向拡散の差を実効チャネル長として利用してなるものであり、短いチャネルが形成されることで、低オン抵抗化に適した素子となる。

[0006]

また、上記有機E L ディスプレイ駆動用ドライバ等の各種ドライバを構成する場合における半導体装置のパターンレイアウトは、出力1 ビット分のレイアウトが、必要な出力数だけ繰り返し配置されて成る構成となっている。

[0007]

即ち、図13はドライバ駆動用の半導体装置のパターンレイアウトを示す平面

図であり、図示したように、出力1ビット分のレイアウトが必要な出力数だけ繰り返し配置されている。

[0008]

ここで、図13における1は1ビット分に相当する出力領域であり、当該1ビット分の出力領域1が複数個配列されて所望の出力数を有するドライバ部が構成されている。尚、2は前記出力領域1内に形成されたゲート電極用配線であり、当該ゲート電極用配線2に隣接するようにソース領域(S)及びドレイン領域(D)が形成されている(図中円内の拡大図参照)。

[0009]

【発明が解決しようとする課題】

ここで、多ビット化が進むに連れてビット間のばらつきが問題となってきている。即ち、ビット間のばらつきはゲート電極形成パターンの粗密の差により、フォトリソグラフィ及びエッチング時にマイクロローディング効果が発生し、これによるゲート電極の仕上がり形状及びその加工寸法に狂いが生じる場合があった

[0010]

特に、前述したように陽極ドライバや陰極ドライバ等を有する有機ELディスプレイ駆動用ドライバを1チップ化しようとする場合には、自ずと各ドライバ部が混載されるため、上述したようなゲート電極形成パターンの粗密の差も大きくなり、フォトリソグラフィ及びエッチング時にマイクロローディング効果が発生し易くなり、これによるゲート電極の仕上がり形状及びその加工寸法のばらつきが大きくなり、表示不具合が発生してしまう。

[0011]

【課題を解決するための手段】

そこで、本発明の半導体装置とそのパターンレイアウト方法は、複数の出力ビットが配列されて成るものにおいて、出力ビット群の端部に隣接するように当該 出力ビットと同一形状のダミーパターンを形成したことを特徴とする。

[0012]

また、当該半導体装置がドライバ駆動用の各トランジスタを構成し、前記ダミ

ーパターンが、陰極ドライバ、陽極ドライバ、アイコン用の陽極ドライバを構成 する各出力ビット群の端部に隣接するようにそれぞれ形成されていることを特徴 とする。

[0013]

更に、前記ダミーパターンが、前記出力ビットが複数配置されている領域内の 空きスペースに形成されていることを特徴とする。

[0014]

また、前記陰極ドライバ、陽極ドライバ、アイコン用の陽極ドライバを構成する各出力ビット群が隣り合う領域に形成されるダミーパターンの出力数が、それぞれの各出力ビット群が隣り合わない領域に形成されるダミーパターンの出力数よりも少ないことを特徴とする。

[0015]

そして、前記ダミーパターンが、ゲート電極用配線と同一形状であることを特徴とする。

[0016]

【発明の実施の形態】

以下、本発明の半導体装置とそのパターンレイアウト方法に係る一実施形態について図面を参照しながら説明する。尚、本実施形態では、表示ディスプレイの一例として有機ELディスプレイを例示し、当該有機ELディスプレイ駆動用ドライバを構成する各種MOSトランジスタが混載されて成る半導体装置について説明する。

[0017]

上記有機ELディスプレイ駆動用ドライバは、図10(a)の左側からロジック系の(例えば、3V)Nチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ、レベルシフタ用の(例えば、30V)Nチャネル型MOSトランジスタ、高耐圧系の(例えば、30V)Nチャネル型MOSトランジスタ,図10(b)の左側から低オン抵抗化が図られた高耐圧系の(例えば、30V)Nチャネル型MOSトランジスタ、高耐圧系の(例えば、30V)Pチャネル型MOSトランジスタ、及び低オン抵抗化が図られた高耐圧系の(例えば、30V)

Pチャネル型MOSトランジスタで構成される。尚、説明の便宜上、上記高耐圧系のMOSトランジスタと低オン抵抗化が図られた高耐圧系のMOSトランジスタとを差別化するため、以下の説明では低オン抵抗化が図られた高耐圧系のMOSトランジスタをSLED (Slit channel by counter doping with extended shallow drain) MOSトランジスタと呼称する。

[0.0.1.8]

このような有機ELディスプレイ駆動用ドライバを構成する各種MOSトランジスタが混載されて成る半導体装置では、図10に示すように上記高耐圧系のPチャネル型MOSトランジスタと上記低オン抵抗化が図られた高耐圧系のPチャネル型SLEDMOSトランジスタが構成されるN型ウエル23が段差高部となり、その他の各種MOSトランジスタが構成されるP型ウエル22が段差低部に構成される。言い換えれば、微細なロジック系の(例えば、3V)Nチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタが段差低部に配置されるように構成されている。

[0019]

以下、上記半導体装置の製造方法について説明する。

[0020]

先ず、図1において、各種MOSトランジスタを構成するための領域を画定するために、例えばP型の半導体基板(P-sub)21内にP型ウエル(PW)22及びN型ウエル(NW)23をLOCOS法を用いて形成する。即ち、図示した説明は省略するが、前記基板21のN型ウエル形成領域上にパッド酸化膜及びシリコン窒化膜を形成し、当該パッド酸化膜及びシリコン窒化膜をマスクにして、例えばボロンイオンをおよそ80KeVの加速電圧で、8×10¹²/cm²の注入条件でイオン注入して、イオン注入層を形成する。その後、前記シリコン窒化膜をマスクに基板表面をLOCOS法によりフィールド酸化してLOCOS膜を形成する。このとき、LOCOS膜形成領域下にイオン注入されていたボロンイオンが基板内部に拡散されてP型層が形成される。

[0021]

次に、前記パッド酸化膜及びシリコン窒化膜を除去した後に、前記LOCOS

膜をマスクに基板表面にリンイオンをおよそ80KeVの加速電圧で、 $9\times10^{12}/cm^2$ の注入条件でイオン注入してイオン注入層を形成する。そして、前記LOCOS膜を除去した後に、前記基板に注入された各不純物イオンを熱拡散させて、P型ウエル及びN型ウエルを形成することで、 \mathbb{O}_1 に示すように前記基板 \mathbb{O}_2 1内に形成される \mathbb{O}_3 P型ウエル \mathbb{O}_3 2 は段差低部に配置され、 \mathbb{O}_3 3 は段差高部に配置される。

[0022]

そして、図2において、各MOSトランジスタ毎に素子分離するため、およそ 500nm程度の素子分離膜24をLOCOS法により形成し、この素子分離膜24以外の活性領域上におよそ80nm程度の高耐圧用の厚いゲート酸化膜25を熱酸化により形成する。

[0023]

続いて、レジスト膜をマスクにして第1の低濃度のN型及びP型のソース・ドレイン層(以下、LN層26、LP層27と称す。)を形成する。即ち、先ず、不図示のレジスト膜でLN層形成領域上以外の領域を被覆した状態で基板表層に、例えばリンイオンをおよそ120KeVの加速電圧で、 $8\times10^{12}/\mathrm{cm}^2$ の注入条件でイオン注入してLN層26を形成する。その後、レジスト膜(PR)でLP層形成領域上以外の領域を被覆した状態で基板表層に、例えばボロンイオンをおよそ120KeVの加速電圧で、 $8.5\times10^{12}/\mathrm{cm}^2$ の注入条件でイオン注入してLP層27を形成する。尚、実際には後工程のアニール工程(例えば、1100 $\mathbb C$ の $\mathbb N_2$ 雰囲気中で、2 時間)を経て、上記イオン注入された各イオン種が熱拡散されてLN層26及びLP層27となる。

[0024].

続いて、図3において、Pチャネル型及びNチャネル型SLEDMOSトランジスタ形成領域の形成された前記LN層26間及びLP層27間にレジスト膜をマスクにしてそれぞれ第2の低濃度のN型及びP型のソース・ドレイン層(以下、SLN層28及びSLP層29と称す。)を形成する。即ち、先ず、不図示のレジスト膜でSLN層形成領域上以外の領域を被覆した状態で基板表層に、例えばリンイオンをおよそ120KeVの加速電圧で、1. $5 \times 10^{12}/c$ m²の注

入条件でイオン注入して前記LN層26に連なるSLN層28を形成する。その後、レジスト膜(PR)でSLP層形成領域上以外の領域を被覆した状態で基板表層に、例えばニフッ化ボロンイオン(49 BF $_2^+$)をおよそ140KeVの加速電圧で、2.5×10 12 /cm 2 の注入条件でイオン注入して前記LP層27に連なるSLP層29を形成する。尚、前記LN層26と前記SLN層28または前記LP層27と前記SLP層29の不純物濃度は、ほぼ同等であるか、どちらか一方が高くなるように設定されている。

[0025]

更に、図4において、レジスト膜をマスクにして高濃度のN型及びP型のソース・ドレイン層(以下、N+層30、P+層31と称す。)を形成する。即ち、先ず、不図示のレジスト膜でN+層形成領域上以外の領域を被覆した状態で基板表層に、例えばリンイオンをおよそ80KeVの加速電圧で、 $2\times10^{15}/cm^2$ の注入条件でイオン注入してN+層30を形成する。その後、レジスト膜(PR)でP+層形成領域上以外の領域を被覆した状態で基板表層に、例えばニフッ化ボロンイオンをおよそ140KeVの加速電圧で、 $2\times10^{15}/cm^2$ の注入条件でイオン注入してP+層31を形成する。

[0026]

次に、図5において、前記SLN層28及びSLP層29の形成用のマスク開口径(図3参照)よりも細い開口径を有するレジスト膜をマスクにして前記LN層26に連なるSLN層28の中央部及び前記LP層27に連なるSLP層29の中央部にそれぞれ逆導電型の不純物をイオン注入することで、当該SLN層28及びSLP層29を分断するP型ボディ層32及びN型ボディ層33を形成する。即ち、先ず、不図示のレジスト膜でP型層形成領域上以外の領域を被覆した状態で基板表層に、例えばニフッ化ボロンイオンをおよそ120KeVの加速電圧で、5×10¹²/cm²の注入条件でイオン注入してP型ボディ層32を形成する。その後、レジスト膜(PR)でN型層形成領域上以外の領域を被覆した状態で基板表層に、例えばリンイオンをおよそ190KeVの加速電圧で、5×10¹²/cm²の注入条件でイオン注入してN型ボディ層33を形成する。尚、上記図3~図5に示すイオン注入工程に関する作業工程順は、適宜変更可能なもの

であり、前記P型ボディ層32及びN型ボディ層33の表層部にチャネルが構成される。

[0027]

更に、図6において、前記通常耐圧用の微細化Nチャネル型及びPチャネル型MOSトランジスタ形成領域の基板(P型ウエル22)内に第2のP型ウエル(SPW)34及び第2のN型ウエル(SNW)35を形成する。

[0028]

即ち、前記通常耐圧のNチャネル型MOSトランジスタ形成領域上に開口を有する不図示のレジスト膜をマスクにして前記P型ウエル22内に、例えばボロンイオンをおよそ190KeVの加速電圧で、1. $5 \times 10^{13}/\mathrm{cm}^2$ の第1の注入条件でイオン注入後、同じくボロンイオンをおよそ50KeVの加速電圧で、2. $6 \times 10^{12}/\mathrm{cm}^2$ の第2の注入条件でイオン注入して、第2のP型ウエル34を形成する。また、前記通常耐圧用のPチャネル型MOSトランジスタ形成領域上に開口を有するレジスト膜(PR)をマスクにして前記P型ウエル22内に例えばリンイオンをおよそ380KeVの加速電圧で、1. $5 \times 10^{13}/\mathrm{cm}^2$ の注入条件でイオン注入して、第2のN型ウエル35を形成する。尚、380KeV程度の高加速電圧発生装置が無い場合には、2価のリンイオンをおよそ190KeVの加速電圧で、1. $5 \times 10^{13}/\mathrm{cm}^2$ の注入条件でイオン注入するダブルチャージ方式でも良い。続いてリンイオンをおよそ140KeVの加速電圧で、4. $0 \times 10^{12}/\mathrm{cm}^2$ の注入条件でイオン注入する。

[0029]

次に、通常耐圧用のNチャネル型及びPチャネル型MOSトランジスタ形成領域上とレベルシフタ用のNチャネル型MOSトランジスタ形成領域上の前記ゲート酸化膜25を除去した後に、図7に示すように、この領域上に新たに所望の膜厚のゲート酸化膜を形成する。

[0030]

即ち、先ず、全面にレベルシフタ用のNチャネル型MOSトランジスタ用におよそ14nm程度(この段階では、およそ7nm程度であるが、後述する通常耐圧用のゲート酸化膜形成時に膜厚が増大する。)のゲート酸化膜36を熱酸化に

より形成する。続いて、通常耐圧用のNチャネル型及びPチャネル型MOSトランジスタ形成領域上に形成された前記レベルシフタ用のNチャネル型MOSトランジスタのゲート酸化膜36を除去した後に、この領域に通常耐圧用の薄いゲート酸化膜37(およそ7nm程度)を熱酸化により形成する。

[0031]

ſ.

続いて、図8において、全面におよそ100nm程度のポリシリコン膜を形成し、このポリシリコン膜に $POC1_3$ を熱拡散源として熱拡散し導電化した後に、このポリシリコン膜上におよそ100nm程度のタングステンシリサイド膜、更にはおよそ<math>150nm程度の SiO_2 膜を積層し、不図示のレジスト膜を用いてパターニングして各MOSトランジスタ用のゲート電極38A, 38B, 38C, 38D, 38E, 38F, 38Gを形成する。尚、前記 SiO_2 膜は、パターニング時のハードマスクとして働く。

[0032]

続いて、図9において、前記通常耐圧用のNチャネル型及びPチャネル型MO Sトランジスタ用に低濃度のソース・ドレイン層を形成する。

[0033]

即ち、先ず、通常耐圧用のNチャネル型MOSトランジスタ用の低濃度ソース・ドレイン層形成領域上以外の領域を被覆する不図示のレジスト膜をマスクにして、例えばリンイオンをおよそ $20\,\mathrm{Ke}\,\mathrm{V}$ の加速電圧で、 $6.2\times10^{13}/\mathrm{cm}^2$ の注入条件でイオン注入して、低濃度のN-型ソース・ドレイン層 $39\,\mathrm{e}$ 形成する。また、通常耐圧用のPチャネル型MOSトランジスタ用の低濃度ソース・ドレイン層形成領域上以外の領域を被覆するレジスト膜(PR)をマスクにして、例えばニフッ化ボロンイオンをおよそ $20\,\mathrm{Ke}\,\mathrm{V}$ の加速電圧で、 $2\times10^{13}/\mathrm{cm}^2$ の注入条件でイオン注入して、低濃度のP-型ソース・ドレイン層 $40\,\mathrm{e}$ 形成する。

[0034]

更に、図10において、全面に前記ゲート電極38A,38B,38C,38 D,38E,38F,38Gを被覆するようにおよそ250nm程度のTEOS 膜41をLPCVD法により形成し、前記通常耐圧用のNチャネル型及びPチャ ネル型MOSトランジスタ形成領域上に開口を有するレジスト膜(PR)をマスクにして前記TEOS膜41を異方性エッチングする。これにより、図10に示すように前記ゲート電極38A,38Bの両側壁部にサイドウォールスペーサ膜41Aが形成され、前記レジスト膜(PR)で被覆された領域にはTEOS膜41がそのまま残る。

[0035]

そして、前記ゲート電極38Aとサイドウォールスペーサ膜41A並びに、前記ゲート電極38Bとサイドウォールスペーサ膜41Aをマスクにして、前記通常耐圧用のNチャネル型及びPチャネル型MOSトランジスタ用に高濃度のソース・ドレイン層を形成する。

[0036]

即ち、通常耐圧用のNチャネル型MOSトランジスタ用の高濃度ソース・ドレイン層形成領域上以外の領域を被覆する不図示のレジスト膜をマスクにして、例えばヒ素イオンをおよそ100 K e Vの加速電圧で、 $5\times10^{15}/c$ m 2 の注入条件でイオン注入して、高濃度のN+型ソース・ドレイン層42を形成する。また、通常耐圧用のPチャネル型MOSトランジスタ用の高濃度ソース・ドレイン層形成領域上以外の領域を被覆する不図示のレジスト膜をマスクにして、例えばニフッ化ボロンイオンをおよそ40 K e Vの加速電圧で、 $2\times10^{15}/c$ m 2 の注入条件でイオン注入して、高濃度のP+型ソース・ドレイン層43を形成する

[0037]

以下、図示した説明は省略するが、全面にTEOS膜及びBPSG膜等からなるおよそ600mm程度の層間絶縁膜を形成した後に、前記各高濃度のソース・ドレイン層30,31,42,43にコンタクト接続する金属配線層を形成することで、前記有機ELディスプレイ駆動用ドライバを構成する通常耐圧用のNチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ、レベルシフタ用のNチャネル型MOSトランジスタ、高耐圧用のNチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ及びPチャネル型SLEDMOSト

ランジスタが完成する(図10参照)。

[0038]

ここで、本発明の特徴は、前記各ゲート電極38A,38B,38C,38D,38E,38E,38F,38Gの仕上がり形状及び加工寸法の精度向上を図ることを目的とした、半導体装置とそのパターンレイアウト方法にある。

[0039]

以下、本発明のパターンレイアウト構成について簡略化した図面を用いて概略 を説明する。尚、従来(図13)と同等の構成については、重複した説明を避け るため同符号を付して説明を簡略化する。

[0040]

図11(a)において、1は出力1ビット分に相当する出力領域であり、表示ディスプレイ駆動用ドライバ等の各種ドライバ用の半導体装置のパターンレイアウトは、この1ビット分の出力領域1を必要な出力分だけ繰り返し配置することで、所望の出力ビット群を構成している。

[0041]

2は、前記1ビット分の出力領域1内に形成されたゲート電極用配線であり、 当該ゲート電極用配線2に隣接するようにソース領域S及びドレイン領域Dが形 成されている(図中円内の前記出力領域1の拡大図参照)。

[0042]

そして、3は本発明の特徴である、ダミーパターンであり、当該ダミーパターン3が、前記1ビット分の出力領域1が繰り返し配置された出力ビット群の端部に隣接するように形成されている。また、当該ダミーパターン3内には前記1ビット分の出力領域1内に形成されたゲート電極用配線2と同じ形状のダミーのゲート電極用配線4が形成されている。ここで、前記ダミーのゲート電極用配線4に対応したソース領域及びドレイン領域は構成されていない。

[0043]

このように本発明では、表示ディスプレイ駆動用ドライバ等の各種ドライバの ように1ビット分の出力領域1が繰り返し配置されて成る出力ビット群をパター ンレイアウトする場合には、その出力ビット群の終端部に隣接するように、実際 に動作する回路のレイアウトと同等のレイアウトを有するダミーパターン3を形成しておくことで、例えばゲート電極用配線をパターニングする際のゲート電極用配線2の粗密の差に起因するフォトリソグラフィ及びエッチング時におけるマイクロローディング効果の発生を抑止することができる。従って、ゲート電極用配線2の仕上がり形状及び加工寸法の均一性が向上し、出力間の差を低減することができる。

[0044]

また、図11(a)に示すゲート電極用配線2の形状は一例に過ぎず、例えば図11(b)、(c)、(d)に示すような各種形状のゲート電極用配線2B、2C、2Dを構成するものであって構わない。S, Dはソース領域及びドレイン領域を示している。

[0045]

尚、本実施形態ではゲート電極用配線2に対応したダミーのゲート電極用配線4を有したダミーパターン3を配置した一例を紹介したが、本発明は他の配線や素子分離用のフィールド酸化膜に対応したダミーパターンを配置するものであっても良い。

[0046]

図12は、本発明を表示ディスプレイ駆動用ドライバに適用した場合のパター ンレイアウトを示す図である。

[0047]

ここで、上記表示ディスプレイ駆動用ドライバとしては、例えば陽極ドライバと陰極ドライバを有し、有機EL素子(有機エレクトロ・ルミネッセンス素子)に定電流を供給し、有機EL素子を発光させる有機ELディスプレイ駆動用ドライバ等がある。そして、このような陽極ドライバと陰極ドライバとメモリ並びにコントローラ等を1チップ化しようとした場合に、自ずと各ドライバ部が混載されるため、上述したようなゲート電極形成パターンの粗密の差も大きくなり、フォトリソグラフィ及びエッチング時にマイクロローディング効果が発生し易くなり、これによるゲート電極の仕上がり形状及びその加工寸法のばらつきが大きくなり、表示不具合が発生するといった問題が起こる。

[0048]

そこで、本発明では、陽極ドライバと陰極ドライバとメモリ並びにコントローラ等を1チップ化して、図12の紙面左上から、32ビットの陽極ドライバ領域10(セグメント:SEG)、128ビットの陰極ドライバ領域11(コモン:COM)、32ビットの陽極ドライバ領域12(SEG)、紙面左下から、32ビットの陽極ドライバ領域13(SEG)、10ビットのアイコン用の陽極ドライバ領域14(アイコンSEG)、10ビットのアイコン用の陽極ドライバ領域15(アイコンSEG)、32ビットの陽極ドライバ領域16(SEG)を配置している。尚、それぞれのドライバ領域は、出力1ビット分に相当する出力領域1を必要な出力分だけ繰り返し配置することで、所望の出力ビット群を構成している。

[0049]

そして、32ビットの陽極ドライバ領域10(SEG)の一方の端部(パターンの終端部寄り)には2ビット分のSEGダミーパターン3A(前記出力領域1が2個分)が配置され、他方の端部(パターンの中央寄り)には1ビット分のSEGダミーパターン3Bが配置されている。また、128ビットの陰極ドライバ領域11(COM)の一方の端部(SEGダミーパターン3B寄り)には1ビット分のCOMダミーパターン3Cが前記SEGダミーパターン3Bに隣接するように配置され、他方の端部にも1ビット分のCOMダミーパターン3Dが配置されている。更に、32ビットの陽極ドライバ領域12(SEG)の一方の端部(COMダミーパターン3D等り)には1ビット分のSEGダミーパターン3EがCOMダミーパターン3Dに隣接するように配置され、他方の端部(パターンの終端部寄り)には2ビット分のSEGダミーパターン3Fが配置されている。

[0050]

また、32ビットの陽極ドライバ領域13(SEG)の一方の端部(パターンの終端部寄り)には2ビット分のSEGダミーパターン3Gが配置され、他方の端部(パターンの中央寄り)には1ビット分のSEGダミーパターン3Hが配置されている。また、10ビットのアイコン用の陽極ドライバ領域14(アイコンSEG)の一方の端部(SEGダミーパターン3H寄り)には1ビット分のアイ

コンSEGダミーパターン3Iが前記SEGダミーパターン3Hに隣接するように配置され、他方の端部にも2ビット分のアイコンSEGダミーパターン3Jが配置されている。更に、10ビットのアイコン用の陽極ドライバ領域15(アイコンSEG)の一方の端部(パターンの中央寄り)には2ビット分のアイコンSEGダミーパターン3Kが配置され、他方の端部(32ビットの陽極ドライバ領域16(SEG)寄り)には1ビット分のアイコンSEGダミーパターン3Lが配置されている。そして、32ビットの陽極ドライバ領域16(SEG)の一方の端部(SEGダミーパターン3L寄り)には1ビット分のSEGダミーパターン3Mが配置され、他方の端部(パターンの終端部寄り)には2ビット分のSE

[0051]

また、17,18はパターン中央部に配置され、表示データ等を記憶するメモ リである。

[0052]

このとき、本実施形態では、各出力ビット群毎にその端部に当該各出力ビットと同一形状のダミーパターンを形成することで加工精度を向上させることができる。

[0053]

更に、例えば陽極ドライバや陰極ドライバ等を有する表示ディスプレイ駆動用 ドライバ等に本発明を適用することで、これらを1チップ化してもその加工精度 ばらつきを抑止することができる。従って、1チップ化が可能になることで、そ れぞれを別々に有する従来品に比して、微細化並びに低コスト化が図れる。

[0054]

また、各ダミーパターンを一律に(同じ出力数で)形成するのではなく、隣り合う形で出力ビット群が存在する領域に配置するダミーパターンの出力数(例えば、本実施形態では1ビット)を、そのような隣り合う出力ビット群が存在しない領域に配置するダミーパターンの出力数(例えば、本実施形態では2ビット)よりも少なくしている。

[0055]

これにより、本発明では出力ビット群の端部に隣り合う出力ビット群が存在しない場合には、例えば2ビット分のダミーパターンを配置し、隣り合う出力ビット群が存在する場合には、その隣り合う出力ビット群毎に、例えば1ビット分のダミーパターンを配置することで(隣り合う各出力ビット群毎に形成された各ダミーパターンを併せると2ビット分となる)、パターン面積が徒に増大することなく、パターンの有効利用が図れる。尚、隣り合う出力ビット群が存在する場合においても、出力ビット群の端部に隣り合う出力ビット群が存在しない場合と同数の(例えば、2ビット分の)ダミーパターンを配置しても構わない。

[0056]

更に、前記ダミーパターンを出力ビット群の端部に形成するだけでなく、出力ビットが複数個配置される領域内において、パターニングされない空きスペースがあれば、その領域が埋まるようにダミーパターンを形成しても良い。このように本発明では、加工パターンの粗密の関係を考慮してダミーパターンを所望の位置に所望の割合で配置させれば良い。

[0057]

尚、本実施形態では表示ディスプレイとして、有機ELディスプレイを例にして、その駆動用ドライバについて説明したが、本発明はそれに限定されるものではなく、例えばLCDディスプレイ、LEDディスプレイ、無機ELディスプレイ、PDP(プラズマ・ディスプレイ)、FED(フィールド・エミッション・ディスプレイ)等の各種フラット・パネル・ディスプレイの駆動用ドライバに適用可能なものであり、繰り返し回路が挿入され、必要に応じてビット数が決められる用途であれば適用可能なものである。

[0058]

【発明の効果】

本発明によれば、出力ビット群の端部にダミーパターンを形成することで加工 精度を向上させることができる。

[0059]

また、陽極ドライバや陰極ドライバ等を有する表示ディスプレイ駆動用ドライ バ等に適用することで、これらを1チップ化することができ、微細化、低コスト 化が図れる。

[0060]

更に、隣り合う形で出力ビット群が存在する領域に配置するダミーパターンの 出力数を、そのような隣り合う出力ビット群が存在しない領域に配置するダミー パターンの出力数よりも少なく配置することで、パターン面積が徒に増大するこ とがない。

【図面の簡単な説明】

【図1】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図2】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図3】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図4】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図5】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図6】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図7】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図8】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図9】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図10】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図11】

本発明の一実施形態の半導体装置のパターンレイアウトを示す平面図である。

【図12】


本発明の一実施形態の半導体装置のパターンレイアウトを示す平面図である。

【図13】


従来の半導体装置のパターンレイアウトを示す平面図である。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




(b)




(ь)



(b)




【図12】



3A,3B,3C,3D,3E,3F,3G,3H,3I,3J,3K,3L,3M,3N:ダミーパターン

【図13】



【書類名】 要約書

【要約】

【課題】 ドライバ駆動用の半導体装置の加工精度を向上させる。

【解決手段】 本発明の半導体装置は、ドライバ駆動用の各トランジスタを構成し、陰極ドライバ11、陽極ドライバ10,12,13,16及びアイコン用の陽極ドライバ14,15を構成する各出力ビット群の端部に隣接するようにそれぞれダミーパターン3A,3B,3C,3D,3E,3F,3G,3H,3I,3J,3K,3L,3M,3Nが形成されていることを特徴とする。

· 【選択図】 図12

出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社